[ Источник: verilator ]
Пакет: verilator (3.916-1build1)
Ссылки для verilator
Ресурсы Trisquel:
Исходный код verilator:
Сопровождающий:
Original Maintainers:
- Debian Electronics Team (Почтовый архив)
- أحمد المحمودي (Ahmed El-Mahmoudy)
Внешние ресурсы:
- Сайт [www.veripool.org]
Подобные пакеты:
fast free Verilog simulator
Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.
Другие пакеты, относящиеся к verilator
|
|
|
-
- dep: libc6 (>= 2.14) [amd64]
- GNU C Library: Shared libraries
также виртуальный пакет, предоставляемый libc6-udeb
- dep: libc6 (>= 2.4) [i386]
-
- dep: libgcc1 (>= 1:3.0) [amd64]
- GCC support library
- dep: libgcc1 (>= 1:4.2) [i386]
-
- dep: libstdc++6 (>= 5.2)
- GNU Standard C++ Library v3
-
- sug: gtkwave
- VCD (Value Change Dump) file waveform viewer
-
- sug: systemc
- Пакет недоступен
Загрузка verilator
| Архитектура | Размер пакета | В установленном виде | Файлы |
|---|---|---|---|
| amd64 | 2 811,0 Кб | 12811 Кб | [список файлов] |
| i386 | 2 902,7 Кб | 11385 Кб | [список файлов] |