[ Източник: verilator ]
Пакет: verilator (3.916-1build1)
Връзки за verilator
Ресурси за Trisquel:
Изтегляне на пакет-източник verilator.
Отговорник:
Original Maintainers:
- Debian Electronics Team (Пощенски архив)
- أحمد المحمودي (Ahmed El-Mahmoudy)
Външни препратки:
- Начална страница [www.veripool.org]
Подобни пакети:
fast free Verilog simulator
Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.
Други пакети, свързани с verilator
|
|
|
-
- dep: libc6 (>= 2.14) [amd64]
- GNU C Library: Shared libraries
също и виртуален пакет, предлаган от libc6-udeb
- dep: libc6 (>= 2.4) [i386]
-
- dep: libgcc1 (>= 1:3.0) [amd64]
- GCC support library
- dep: libgcc1 (>= 1:4.2) [i386]
-
- dep: libstdc++6 (>= 5.2)
- GNU Standard C++ Library v3
-
- sug: gtkwave
- VCD (Value Change Dump) file waveform viewer
-
- sug: systemc
- Пакетът не е наличен
Изтегляне на verilator
| Архитектура | Големина на пакета | Големина след инсталиране | Файлове |
|---|---|---|---|
| amd64 | 2 811,0 кБ | 12811 кБ | [списък на файловете] |
| i386 | 2 902,7 кБ | 11385 кБ | [списък на файловете] |